小江的博客

电磁场原理

单片机进制转换及其加减法，补码2，4，88，10，16进制之间的相互转化，具体内容见逻辑设计 数学基础知识 数据大小 储存容量是衡量微机内部储存器能储存二进制（Bit）信息量大小的一个技术指标 8位二进制数据称为一个字节（Byte）——最基本的计量单位，记为1B 16位二级制数据称为一个字（word） 32位二进制数据称为一个双字（Dword） 2^{10}B=1KB,2^{10}KB=1MB,2^{10}MB=1GB,2^{10}GB=1TB 只读存储器（ROM） ROM是一种掉电后不丢失信息的储存器。由于这个原因，ROM也成为非易失性存储器。   结构和容量 给定储存器芯片有12个地址引脚和4个数据引脚，此储存芯片有4096个位置（$2^{12}=4096$），每个位置能储存4位数据，所以结构就是4096×4，也常用4K×4表示。其容量是16Kb，因为总共是4K个位置，每个位置能保存4位数据   一个容量是512K储存器芯片有8个数据引脚，请找出：（a）组织结构；（b）这个储存芯片的地址引脚数 （a）8个数据引脚可以保存8位数据，为了找出这个储存器 ...

电磁场矢量的基本概念1.矢量的表示 图形表示 数学表示 \vec{A}= \vec{a_A}\left | \vec{A} \right | = \vec{a_A}A 坐标分量表示法 \vec{A}= \vec{a_x}A_x(x,y,z)+\vec{a_y}A_y(x,y,z)+\vec{a_z}A_z(x,y,z)$a_A$是沿A的方向且大小等于1的无量纲的单位矢量   2.矢量的加减 矢量的运算规则（Operation rules） 1.加减运算 \begin{array}{ll}a.&A+B=B+A\\ \\ b.&A+B+C=(A+B)+C=A+(B+C)\\ \\ c.&A-B=A+(-B)\end{array} d .\quad \begin{array}{r l}{if \quad A=\boldsymbol{a}_{x}A_{x}(x,y,z)+\boldsymbol{a}_{y}A_{y}(x,y,z)+\boldsymbol{a}_{z}A_{z}(x,y,z)}\\ {B=\boldsymbol{a}_{x}B_{x}(x,y;z)+\b ...

自动控制原理​ 控制系统（Control system）:在给定的条件下，通过操纵达到预期性能的系统 ​ 控制系统中的操纵器：控制器（contriller）/补偿器（compensator）[重点在于控制参数与结构] 控制器需要考虑的三大性能 稳定性（Stability）：有界输入对应有界输出（BIBO） 瞬时响应（Transient response）：指标：响应速度 稳态响应（Steady-state response）   控制目标： 稳定不稳定的系统 提高系统的稳定性；使得系统具有更好的稳定性。等效于改善系统的瞬时响应：更快的响应，较小的超调量，减小振荡 精准跟踪输入命令：减少/消除特定类型输入的稳态误差   判断微分方程，线性或非线性，时变或定长 是否为线性：如果每一项都是c(t),r(t),高阶导数，则为线性。但是如果出现平方线与单常数x则为非线性。 时变与非时变：c(t),r(t)的系数全是常数，不存在变量t   传递方程（transfer function） a_{n}\frac{d^{n}c(t)}{dt^{n}}+a ...

数字化结构设计层次建模的概念设计方法学两种基本的设计方法：自底向上和自顶向下设计 1.自底向上 2.自顶向下 通常情况下，两种方法混合使用。     模块​ Verilog使用模块（module）的概念来代表一个基本的功能块。 ​ 一个模块可以是一个元件，也可以是低层次模块的组合 1.模块声明​ 在Verilog中，模块声明是由关键字module开始，关键字endmodule必须出现在模块定义的结尾。每个模块必须有一个模块名，由它唯一的标志这个模块。模块的端口列表则描述这个模块的输入和输出端口 123456module <模块名>(<模块端口列表>);...<模块的内容>......endmodule 例如在脉动进位计数器的例子中，T触发器可以定义为： 1234567module T_FF (q, clock ,reset);......<T触发器的功能描述>......endmodule ​ 使用Verilog可以在每个模块内4个抽象层次进行描述，定义如下： 行为或算法级：注重实现的算 ...

电子信息科学与技术攻略亲爱的学弟学妹们： 首先，我要热烈欢迎你们加入电子信息科学与技术专业！恭喜你们顺利踏上了大学的征程，这将是一个充满挑战和成长的旅程。我是电子信息科学与技术专业的一名本科生，非常高兴能在这里与你们分享一些有关入学和大学生活的经验。 在你们即将开始的学术和生活冒险中，我相信你们会遇到各种新的机会和挑战。作为学长，我们愿意与你们分享我们的经验，帮助你们更快地适应大学生活。不管你们面临什么问题，都请放心来寻求帮助，我们将竭尽全力支持你们。 接下来，让我们一起探讨一些入学后关于学习的一些建议。无论你们有什么疑问或需要，都可以随时私信我。 关于电子信息科学信息与技术 在刚入学时我也对这个专业充满疑问，根本不知道这个专业是什么，要学什么，可以用来干什么。 简单来说，电子信息科学与技术是一门涵盖电子工程、计算机科学和信息技术的跨学科领域。它关注的是如何处理、传输和管理信息，以及如何使用电子设备和计算机系统来解决实际问题。 具体来说，这个领域包括了以下重要方面： 电子工程： 电子信息科学与技术涉及设计、开发和维护各种电子设备和系统，如电路、通信设备、传感器和 ...

cpu的制作cpu制作在最开始听起来是一个非常复杂的项目，但其实其所需要的基础非常简单，只需要一些简单的数字电路基础即可完成搭建。 而且自己制作cpu是一件非常有趣的一件事情，去理解身边的电脑，手机等等的一些运作的底层原理。 那么现在，我们就从最开始最简单的电路开始搭建吧。 电路搭建与或非门，同或异或门 与或非是计算机逻辑门的最基础的部件，其他任意的部件都可以通过与或非三种门来表示。 八位加法器 12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697989910010110210310410510610710810911011111211311411511611711811912012112212312412512612712812913013113213313413513 ...

verilog基础语法格式Verilog 是区分大小写的。 标识符与关键字标识符（identifier）可以是任意一组字母、数字、$ 符号和 _(下划线)符号的合，但标识符的第一个字符必须是字母或者下划线，不能以数字或者美元符开始。 关键字是 Verilog 中预留的用于定义语言结构的特殊标识符。 Verilog 中关键字全部为小写。 实例123reg [3:0] counter ; //reg 为关键字， counter 为标识符input clk; //input 为关键字，clk 为标识符input CLK; //CLK 与 clk是 2 个不同的标识符 Verilog HDL 有下列四种基本的值来表示硬件电路中的电平逻辑： 0：逻辑 0 或 “假” 1：逻辑 1 或 “真” x 或 X：未知 z 或 Z：高阻 x 意味着信号数值的不确定，即在实际电路里，信号可能为 1，也可能为 0。 z 意味着信号处于高阻状态，常见于信号（input, reg）没有驱动时的逻辑结果。例如一个 pad 的 input 呈现高阻状态时，其逻辑值和上下拉的状态有关系。上拉则逻辑值为 1，下拉则为 ...

Quartus使用—全加器原理图方式（而输入或门） 然后完成一个2选1的原理图 然后点击new选择University Program VWF 将其全部移入 选择器件然后点击设置时间。 用verilog进行电路设计 右击选择Insert Template ！！Verilog HDL要求module描述的实例名称必须与储存文件名一致，我们将程序性稍做修改 1234567891011121314151617181920212223 // Quartus II Verilog Template// Signed adder/subtractormodule adder_sub#(parameter WIDTH=16)( input signed [WIDTH-1:0] dataa, input signed [WIDTH-1:0] datab, input add_sub, // if this is 1, add; else subtract input clk, output reg [WIDTH:0] result); always @ (posedge cl ...